SDRAM RAS to CAS Delay

Regelt die Zeitspanne zwischen dem RAS und CAS Signal......
Optimal sind 2 CLKs, bei Problemen muß auf 3 CLKs gestellt werden.


Ähnliche Beiträge